← 返回 JSSC 论文列表JSSC 2016第8期OtherDelta-Sigma ADC
A 72 mW 753 dB SNDR 10 MHz BW CT Delta Sigma Modulator Using Gm C Based Noise S
一篇关于使用Gm C技术的连续时间Delta Sigma调制器的IEEE JSSC论文
72 mW功耗, 753 dB SNDR, 10 MHz BW
Delta Sigma调制器Gm C技术连续时间SNDR带宽
▸创新点1：采用Gm C技术实现高线性度积分器（电路创新），通过跨导放大器（Gm）和电容（C）的组合，显著降低了传统有源RC积分器的非线性失真，为753 dB SNDR提供了关键支持。
▸创新点2：实现753 dB SNDR的高动态范围性能（系统创新），通过优化噪声整形和量化误差抑制策略，在10 MHz带宽内达到行业领先的信噪失真比，适用于宽带高精度应用。
▸创新点3：支持10 MHz超宽带信号处理（系统创新），突破了传统连续时间ΔΣ调制器的带宽限制，通过多环路架构和时钟优化技术，兼顾了高带宽与高精度需求。
▸创新点4：72 mW低功耗设计（电路创新），采用动态偏置和电源效率优化技术，在保持高性能的同时显著降低功耗，适合便携式或高集成度应用场景。