← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2016第5期Data Converters65nmSAR ADC

An 11b 450 MSps Three Way Time Interleaved Subranging Pipelined SAR ADC in 65 n

一篇关于65纳米工艺下11位450MSps三路时间交织子范围流水线SAR ADC的IEEE JSSC论文
11位, 450MSps, 65nm CMOS
ADC时间交织SAR流水线子范围
创新点1:三路时间交织技术(系统创新)。通过三路并行采样和处理,显著提升了ADC的采样速率至450 MSps,同时保持了高精度,有效解决了传统单路ADC的速度瓶颈问题。
创新点2:子范围流水线SAR架构(电路创新)。结合子范围量化和流水线技术,优化了SAR ADC的转换速度和精度,减少了传统SAR ADC的转换时间,提升了整体性能。
创新点3:高速高精度ADC设计(系统创新)。通过优化电路设计和系统架构,实现了11位分辨率和450 MSps的高采样率,满足了现代通信和信号处理系统对高速高精度ADC的需求。
创新点4:65 nm工艺下的低功耗设计(电路创新)。采用先进的65 nm CMOS工艺,在保证高性能的同时,显著降低了功耗,提升了ADC的能效比,适用于便携式和低功耗应用场景。