← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2016第10期RF & Wireless28nmSAR ADC

A 12 bit 104 MS s SAR ADC in 28 nm CMOS for Digitally Assisted Wireless Transmi

28纳米CMOS工艺下设计的12位104MS/s SAR ADC,适用于数字辅助无线传输
28nm CMOS, 1.2V, 104MS/s
SAR ADCCMOS无线传输数字辅助高速采样
创新点1:12位高分辨率(方法创新) - 采用分段电容阵列和动态比较器技术,有效降低非线性误差,实现12位精度,DNL<0.5LSB,INL<0.8LSB
创新点2:104MS/s高速采样(电路创新) - 设计异步时序控制逻辑和低延迟比较器,缩短转换周期至9.6ns,在28nm工艺下突破传统SAR ADC速度瓶颈
创新点3:28纳米CMOS工艺适配(系统创新) - 开发新型抗PVT波动校准算法,解决先进工艺下器件失配问题,使FoM达到25fJ/conv-step
创新点4:数字辅助无线传输集成(系统创新) - 集成片上数字校准模块,通过实时误差检测补偿提升系统级线性度,支持5G NR频段应用