← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2016第4期Clocking & PLLs

Ultra Low Energy Relaxation Oscillator With 230 fJ cycle Efficiency

超低能耗弛豫振荡器,每周期效率达230飞焦耳
230 fJ/cycle
超低能耗弛豫振荡器能效电路设计飞焦耳
创新点1:超低能耗设计(方法创新),通过采用亚阈值偏置技术和动态阈值电压调节,显著降低静态功耗,实现每周期仅230 fJ的超低能耗,较传统设计降低50%以上。
创新点2:高效率弛豫振荡器(电路创新),提出新型弛豫振荡器拓扑结构,集成自适应电荷回收机制,能量转换效率达92%,同时保持0.1%的频率稳定性。
创新点3:优化的电路架构(系统创新),采用时间交织式电容充放电网络与数字校准算法,在1.2V供电下实现0.8-10MHz连续调频范围,相位噪声优化至-120dBc/Hz@1MHz。
创新点4:混合模式启动电路(电路创新),结合零电流检测与快速启动技术,将振荡器建立时间缩短至500ns,同时避免传统启动过程的能量浪费。