← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2016第10期Data Converters65nmSAR ADC

A106nW 10 b 80 kS s SAR ADC With Duty Cycled Reference Generation in 65 nm CMOS

65nm CMOS工艺下实现106nW功耗的10位80kS/s SAR ADC
65nm CMOS, 106nW, 10位, 80kS/s
SAR ADC低功耗CMOS占空比参考电压生成
▸创新点1：低功耗设计 - 采用创新的逐次逼近寄存器（SAR）ADC架构，结合动态比较器和低功耗逻辑设计，实现了106nW的超低功耗，适用于能量受限的物联网设备。
▸创新点2：占空比参考电压生成 - 提出了一种新型的占空比参考电压生成技术，通过周期性激活参考电压电路，显著降低了静态功耗，同时保持了10位分辨率和80kS/s的采样率。
▸创新点3：65nm CMOS工艺优化 - 针对65nm CMOS工艺进行了专门的电路优化，包括晶体管尺寸调整和布局优化，以在低电压下实现高精度和低噪声性能。
▸创新点4：系统级能效提升 - 通过整合低功耗ADC和占空比参考电压生成技术，实现了系统级的能效提升，为便携式和植入式医疗设备提供了可行的解决方案。