JSSC 2006第1期RF & Wireless0.13μm

A 3-Gbsch Transceiver for 10-mm Uninterrupted RC-Limited Global On-Chip Intercon

该论文提出了一种用于10毫米不间断RC限制全局片上互连的3 Gb/s收发器，通过布局、终端和均衡技术显著提高数据传输速率。

3 Gb/s/ch, 2 pJ/bit

全局片上互连收发器差分互连预加重技术RC限制

▸创新点1：布局、终端和均衡技术的组合创新，通过优化全局互连的物理布局设计，结合终端匹配和均衡技术，显著提升了10毫米无中继互连的数据传输速率，实现了3 Gb/s/ch的高速率通信。

▸创新点2：差分互连设计减少共模干扰，采用差分信号传输方式有效抑制了共模噪声和邻近串扰，同时利用扭线技术进一步降低相邻线路间的串扰，提升了信号完整性。

▸创新点3：脉冲宽度预加重技术提高数据传输速率，通过动态调整脉冲宽度来补偿高频信号衰减，结合电阻终端匹配，将数据传输速率从0.55 Gb/s/ch提升至3 Gb/s/ch，同时保持2 pJ/bit的低功耗。

▸创新点4：采用0.13微米铜CMOS工艺实现高密度互连，通过优化线宽和间距（0.4微米），在10毫米长的差分互连上实现了高带宽和低功耗的平衡，展示了工艺与设计的协同优化。

Abstract

Global on-chip data communication is becoming a concern as the gap between transistor speed and interconnect bandwidth increases with CMOS process scaling. Repeaters can partly bridge this gap, but the classical repeater insertion approach requires a large number of repeaters while the intrinsic data ca- pacity of each interconnect-segment is only partially used. In this paper we analyze interconnects and show how a combination of layout, termination and equalization techniques can signiﬁcantly