JSSC 2006第1期Memory90nmSRAM

A Read-Static-Noise-Margin-Free SRAM Cell for Low-VDD and High-Speed Application

提出一种无读静态噪声容限的七晶体管SRAM单元，实现低电压高速操作。

440mV最低工作电压，0.5V供电下20ns访问时间

SRAM低电压高速静态噪声容限CMOS

▸创新点1：无读静态噪声容限设计（方法创新）。该SRAM单元通过消除读静态噪声容限（RSNM）的限制，显著提高了读取速度和稳定性，特别适用于低电压操作环境。这一设计使得在0.5V供电下仍能实现20ns的访问时间。

▸创新点2：采用低阈值电压nMOS晶体管（电路创新）。通过使用低阈值电压（low-Vth）nMOS晶体管，该设计在低电压（VDD）下实现了高速操作，最低工作电压可降至440mV，同时保持了电路的可靠性和性能。

▸创新点3：面积优化（结构创新）。与传统SRAM相比，该设计通过七晶体管结构和布局优化，将面积减少了23%，从而在相同速度下实现了更高的集成密度，适用于高密度存储应用。

▸创新点4：高能效与高速性能结合（系统创新）。该SRAM单元在低电压（440mV）下仍能保持高速访问（20ns），实现了能效与性能的平衡，适用于对功耗和速度要求苛刻的便携式和高性能计算设备。

Abstract

To help overcome limits to the speed of conventional SRAMs, we have developed a read-static-noise-margin-free SRAM cell. It consists of seven transistors, several of which are low-Vth nMOS transistors used to achieve both low-VDD and high-speed operations. For the same speed, the area of our proposed SRAM is 23% smaller than that of a conventional SRAM. Further, we have fabricated a 64-kb SRAM macro using 90-nm CMOS technology and have obtained with it a minimum VDD of 440 mV and a 20-ns access