← 返回 JSSC 论文列表JSSC 2006第1期Digital Circuits90nm
The Implementation of a 2-Core Multi-Threaded Itanium Family Processor
Montecito处理器通过双核设计和功耗优化实现高效能服务器计算
90nm工艺, 双核设计, 26.5MB缓存
多核处理器功耗优化高频电路I/O设计服务器处理器
▸创新点1：双核多线程架构（系统创新） - 该处理器首次在Itanium家族中实现了双核设计，每个核心支持双线程，显著提升了并行处理能力，同时通过优化的缓存一致性协议（24MB数据阵列）确保多核协同效率。
▸创新点2：功耗降低23%（方法创新） - 采用全局功耗管理策略，包括动态电压频率调整（DVFS）和分区供电（4个独立电源域），结合90nm工艺漏电控制技术，实现MIPS/瓦特提升325%的能效突破。
▸创新点3：可调谐时钟系统（电路创新） - 开发新型自适应时钟网络，通过片上传感器实时监测工艺偏差和温度变化，动态调整时钟偏斜，确保在90nm工艺高变异下仍能稳定运行于高频（未公开具体频率值）。
▸创新点4：高带宽I/O优化（电路创新） - 针对传统多分支系统总线设计可编程I/O缓冲器，通过阻抗匹配和时序校准技术提升总线频率裕量，满足双核内存带宽需求（未量化具体提升比例）。
Abstract
, IEEE, Tom Grutkowski, Doug Josephson,
Jayen Desai, Elad Alon, Senior Member, IEEE, and Mark Horowitz, Fellow, IEEE
Abstract—The design of the high end server processor code
named Montecito incorporated several ambitious goals requiring
innovation. The most obvious being the incorporation of two legacy
cores on-die and at the same time reducing power by 23%. This is
an effective 325% increase in MIPS per watt which necessitated
a holistic focus on power reduction and management. The next
challe