← 返回 JSSC 论文列表JSSC 2006第1期Other90nm
Ultra-Dynamic V oltage Scaling (UDVS) Using Sub-Threshold Operation and Local V oltage Dithering
通过局部电压抖动和亚阈值操作实现超动态电压缩放，最低至300mV以下，显著降低能耗。
90nm工艺，最低工作电压300mV，能耗降低9倍
超动态电压缩放亚阈值操作局部电压抖动能耗优化温度影响
▸创新点1：局部电压抖动技术（方法创新） - 通过细粒度模块的局部电压动态调整，实现接近最优的能耗节省，适用于工作负载快速变化的场景，显著提升能效比。
▸创新点2：亚阈值操作结合（电路创新） - 将亚阈值操作与电压缩放技术结合，扩展了电压调节范围至300mV以下，在90nm工艺中实现超低功耗运行，最低能耗点低至330mV。
▸创新点3：超动态电压缩放（系统创新） - 实现1.1V至300mV以下的超宽电压范围动态调节，相比理想关闭状态，在性能降低场景下每周期能耗降低9倍，大幅提升能效。
▸创新点4：温度影响最小能耗点分析（方法创新） - 通过测试芯片实测数据，首次系统化表征温度对亚阈值区域最小能耗点的影响，为低功耗设计提供关键参考。
Abstract
Local voltage dithering provides near optimum sav-
ings when workload varies for fine-grained blocks. Combining this
approach with sub-threshold operation permits ultra-dynamic
voltage scaling from 1.1 V to below 300 mV for a 90-nm test chip.
Operating at 330 mV provides minimum energy per cycle at 9X
less energy than ideal shutdown for reduced performance sce-
narios. Measurements from the test chip characterize the impact
of temperature on the minimum energy point.