JSSC 2006第2期Wireline I/O0.35μm CMOS

A 16 Gbs Adaptive Bandwidth On-Chip Bus Based on Hybrid CurrentV oltage Mode Sig

一种基于混合电流/电压模式的中继器的自适应带宽总线架构，实现16 Gb/s的高数据率并降低静态功耗。

16 Gb/s, 93 mW, 2.5 V, 5.71 pJ/bit

自适应带宽总线混合电流/电压模式高数据率低功耗片上互连

▸创新点1：混合电流/电压模式中继器（电路创新）。该设计结合了电流模式和电压模式的优点，通过动态切换模式，有效降低了静态功耗，同时提升了信号传输速率，实现了5.71 pJ/bit的低功耗性能。

▸创新点2：自适应带宽总线架构（系统创新）。该架构能够根据信号传输需求动态调整带宽，优化资源利用率，在1.75 cm长的片上互连中实现了16 Gb/s的总带宽，显著提升了系统效率。

▸创新点3：高数据率低功耗设计（方法创新）。通过优化信号传输模式和电路结构，在2.5 V供电下仅消耗93 mW功率，比纯电流模式降低了50%的功耗，同时比电压模式提升了35%-70%的延迟性能和66%的带宽。

▸创新点4：外部可编程操作模式（系统创新）。支持电压模式、电流模式和自适应模式的外部编程切换，增强了系统的灵活性和适用性，便于在不同应用场景下优化性能。

Abstract

This paper describes an adaptive bandwidth bus (ABB) architecture based on hybrid current/voltage mode re- peaters for long global RC interconnect static busses that achieves high-data rates while minimizing the static power dissipation associated with current-mode signaling. Attaining a maximum aggregate bandwidth of 16 Gb/s (i.e., 1 Gb/s per line) across lossy on-chip interconnects spanning 1.75 cm in length, the bus core fabricated in 0.35 m CMOS technology dissipates approximately 93 mW with