← 返回 JSSC 论文列表JSSC 2006第2期RF & Wireless0.25μmDelta-Sigma ADC
A 32-mW 320-MHz Continuous-Time Complex Delta-Sigma ADC for Multi-Mode Wireless-
一款用于多模式无线接收的32mW 320MHz连续时间复数ΔΣ ADC。
0.25μm CMOS, 2.5V, 320MHz, 32mW, 55dB SNR
连续时间ΔΣ调制器复数ADC多模式无线接收低功耗设计IEEE 802.11a/b/g
▸创新点1：双模式操作支持零中频和低中频接收架构，通过灵活配置适应不同无线通信标准（如IEEE 802.11a/b/g），显著提升接收器的兼容性和应用范围。
▸创新点2：采用连续时间复数ΔΣ调制器设计，相比传统离散时间设计，具有更高的抗噪声性能和更低的时钟抖动敏感性，适用于高频（320 MHz）操作。
▸创新点3：低功耗实现仅32 mW，通过优化电路结构和电源管理策略，在保持高性能（55 dB峰值信噪比）的同时大幅降低能耗，适合便携式无线设备。
▸创新点4：支持20 MHz信道带宽和16倍过采样率，通过高效的信号处理算法和硬件优化，实现了高精度和高速度的模数转换，满足现代无线通信的需求。
Abstract
We present an experimental continuous-time com-
plex delta-sigma multi-bit modulator, implemented in standard
0.25-
m CMOS technology and meeting all major requirements
for application in IEEE 802.11a/b/g wireless LAN receivers. The
clock frequency is 320 MHz, producing an oversampling ratio of
16 for 20 MHz channel bandwidths. The modulator supports two
operation modes for zero-IF and low-IF receiver architectures
respectively, requires a single 2.5-V power supply, and dissipates
only 32 mW of