← 返回 JSSC 论文列表JSSC 2006第2期Digital CircuitsNeural Network Accelerator
A Monolithic 6 GHz Quadrature Frequency Doubler With Adjustable Phase Offset
提出一种6 GHz正交频率倍增器，具有可调相位偏移功能。
正交相位误差标准差0.4°，幅度平衡标准差0.1 dB，未校准边带抑制48.2 dB，校准后55.8 dB
频率倍增器正交输出相位偏移自动校准单边带混频器
▸创新点1：正交输出相位偏移可数字控制（电路创新）。该设计通过数字控制实现了对正交输出相位偏移的精确调整，步进线性可控，为自动校准提供了硬件基础，相位误差标准差低至0.4°。
▸创新点2：集成自动校准算法（系统创新）。提出了一种与数字相位控制协同工作的自动化校准算法，显著提升了系统稳定性，校准后边带抑制比从48.2dB优化至55.8dB。
▸创新点3：单边带混频器的高精度实现（电路创新）。通过优化的正交频率倍增架构，在6GHz高频下实现0.1dB的幅度平衡标准差，为高边带抑制比（>48dB）提供了关键保障。
▸创新点4：单片集成化设计（工艺创新）。采用全单片结构实现从单端输入到正交倍频输出的完整信号链，避免了分立器件引入的相位失配，提升了系统可靠性。
Abstract
A 6 GHz frequency doubler with quadrature outputs
generated from a differential single phase input is presented. The
phase offset between the in-phase and quadrature outputs can be
digitally controlled in linear steps for use in an automated cali-
bration algorithm. The design nominally achieves standard devia-
tions in quadrature phase error and amplitude balance of 0.4
and
0.1 dB, respectively. This is demonstrated with a single sideband
(SSB) mixer that realizes an average uncalibrated sideba