← 返回 JSSC 论文列表JSSC 2006第3期RF & Wireless180nm
A 56-mW 23-mm50Single-Chip 180-nm CMOS GPS Receiver With 272-mW 41-mm50Radio Giu
180nm CMOS工艺的单片GPS接收器，功耗56mW，面积23mm²，无需外部主机。
180nm CMOS, 1.6-1.8V, 17mA, 3m rms精度
GPS接收器CMOS单片集成低功耗无需外部主机
▸创新点1：单片集成GPS接收器（系统创新）。该论文首次在180-nm CMOS工艺中实现了完整的单芯片GPS接收器，集成了CPU、DSP、64kRAM、256kROM和射频模块，总芯片面积仅为23mm²，功耗56mW，显著降低了传统多芯片方案的体积和复杂度。
▸创新点2：无需外部主机（系统创新）。该设计通过内部集成的高效CPU-DSP处理单元，独立完成卫星跟踪和位置解算功能，无需依赖外部主机处理器，在[-40, 105]°C温度范围内实现3米RMS定位精度，提升了系统自主性和可靠性。
▸创新点3：兼容微处理器共存的射频设计（电路创新）。射频模块在1.6-1.8V电压下仅消耗27.2mW，面积4.1mm²，噪声系数1.5-2.5dB，增益57dB，镜像抑制>30dB，相位噪声-112dBc/Hz@1MHz偏移，其线性度和鲁棒性设计解决了数字噪声对射频性能的干扰问题。
▸创新点4：极简外围电路设计（方法创新）。仅需11个引脚和少量无源元件（输入匹配网络和参考晶振）即可工作，VFQFPN68封装大幅降低了系统BOM成本和PCB设计复杂度，适用于紧凑型应用场景。
Abstract
A 56-mW 23-mm /50GPS receiver with CPU-DSP-64
kRAM-256 kROM and a 27.2-mW 4.1-mm /50radio has been in-
tegrated in a 180-nm CMOS process. The SoC GPS receiver,
connected to an active antenna, provides latitude, longitude, height
with 3-m rms precision with no need of external host processor
in a [
40, 105]
C temperature range. The radio draws 17 mA
from a 1.6–1.8-V voltage supply, takes 11 pins of a VFQFPN68
package, and needs just a few passives for input match and a
crystal for the reference