← 返回 JSSC 论文列表JSSC 2006第3期Clocking & PLLs0.35μmPLL
A CMOS 1 16 Speed DVD Write Channel IC
一款支持1-16倍速DVD写入的CMOS芯片，采用多相PLL技术实现宽频带低抖动时钟生成。
0.35μm CMOS, 3.3V, 294mW, 26-420MHz频率范围, 120×40ps时间分辨率
DVD写入通道多相PLL激光功率控制相位变化层时间分辨率
▸创新点1：PLL环路滤波器电压折叠/展开技术（电路创新）。该技术通过动态调整环路滤波器电压范围，使PLL在宽频带（26-420 MHz）下保持稳定锁定，解决了传统PLL因电压饱和导致的频率覆盖范围受限问题。
▸创新点2：延迟单元中并联MOS电阻切换技术（电路创新）。通过可编程切换并联MOS电阻网络，实现延迟单元的精细调节（120-40 ps分辨率），显著提升了写入脉冲时序控制的精度和灵活性。
▸创新点3：宽频带多相PLL系统设计（系统创新）。采用10级差分VCO生成20相输出，支持1-16倍DVD速度（三倍频程覆盖），同时提供低抖动（具体指标未提及）时钟基准，满足高速光学记录对多相时序的需求。
▸创新点4：高集成度CMOS实现（工艺创新）。在0.35μm CMOS工艺下实现51mm²芯片面积，功耗294mW@3.3V，验证了宽频带模拟/混合信号电路在成熟工艺下的可行性。
Abstract
Optical recording demands a meticulous write
strategy to control the laser beam power and regulate the phase
change layer temperature tightly. The width, height, and delay of a
string of short pulses applied to the laser diode need to be adjusted
in fine steps, and the writing speed varies widely per applications.
A multi-phase phase-locked loop (PLL) tracks a wide range of
clock frequencies, and provides a low-jitter time base for write
pulses. With two enabling circuit concepts, PLL loop filter