← 返回 JSSC 论文列表JSSC 2006第4期Memory80nmDRAMESD
A 512-Mb DDR3 SDRAM Prototype With 677379 Minimization and Self-Calibration Tech
一款采用80纳米技术的512-Mb DDR3 SDRAM原型，具有信号完整性优化和自校准技术。
1.5-V, 512-Mb, 80-nm
DDR3 SDRAM信号完整性自校准ODTESD保护
▸创新点1：ODT合并输出驱动器（方法创新） - 通过将片上终端电阻（ODT）与输出驱动器合并设计，显著减少了DDR3接口中的信号反射和功耗，提高了信号完整性。这一设计在80nm工艺下实现了677379的最小化，优化了高频信号传输效率。
▸创新点2：SCR型ESD保护（电路创新） - 采用硅控整流器（SCR）结构的静电放电（ESD）保护电路，在保证高可靠性的同时减少了面积开销。该设计在512Mb DDR3 SDRAM中实现了更紧凑的布局和更高的抗ESD能力。
▸创新点3：自校准方案（系统创新） - 开发了一种创新的自校准机制，能够动态调整时序参数以补偿工艺、电压和温度（PVT）变化。这一方案显著提高了DDR3接口的时序精度，在677379最小化中起到关键作用。
▸创新点4：混合延迟控制方案（系统创新） - 提出了一种可关闭延迟锁定环（DLL）的混合延迟控制技术，在待机模式下关闭DLL以降低功耗，同时保持快速唤醒能力。结合温度传感器和分块刷新功能，进一步优化了能效比。
Abstract
A 1.5-V 512-Mb DDR3 Synchronous DRAM proto-
type was designed and fabricated in 80-nm technology. Critical to
the signal integrity in DDR3 point-to-2points (P22P) interfacing is
an efficient calibration scheme and
minimization, which were
achieved by on-die-termination (ODT)-merged output drivers,
SCR type ESD protection, and self-calibration scheme. The hybrid
latency control scheme can turn the DLL off in standby mode,
reducing power consumption. User-friendly functions such as
temperature read