← 返回 JSSC 论文列表JSSC 2006第6期RF & Wireless0.18μm CMOSLNANeural Network Accelerator
Low-Power Programmable Gain CMOS Distributed LNA
提出一种低功耗MOS分布式放大器设计方法，优化偏置点实现宽带LNA应用。
9-mW功耗，DC至6.2 GHz平坦增益，7 GHz带宽，4.2-6.2 dB噪声系数
低功耗分布式放大器LNA可编程增益宽带
▸创新点1：低功耗MOS分布式放大器设计（方法创新）。通过优化分布式放大器的拓扑结构和器件尺寸，在0.18μm CMOS工艺下实现仅9mW的超低功耗，同时覆盖DC-6.2GHz宽带特性，噪声系数低至4.2-6.2dB。
▸创新点2：偏置点动态优化技术（电路创新）。提出基于MOS器件跨导效率最大化的偏置策略，在保证增益平坦度（±0.6dB）和阻抗匹配（S11<-16dB）的同时，显著降低功耗并扩展带宽至7GHz。
▸创新点3：宽带可编程增益架构（系统创新）。采用分布式有源负载调谐技术，实现10dB至18dB连续可调增益范围，且在整个调谐范围内保持增益平坦度和匹配特性不变。
▸创新点4：复合匹配网络设计（电路创新）。创新性地结合分布式传输线与局部匹配电路，在6.2GHz带宽内同时实现输入（S11<-16dB）和输出（S22<-10dB）的良好匹配，IIP3达+3dBm。
Abstract
A design methodology for low power MOS dis-
tributed amplifiers (DAs) is presented. The bias point of the MOS
devices is optimized so that the DA can be used as a low-noise
amplifier (LNA) in broadband applications. A prototype 9-mW
LNA with programmable gain was implemented in a 0.18-
m
CMOS process. The LNA provides a flat gain,
/50/49,o f8
0.6 dB
from DC to 6.2 GHz, with an input impedance match,
/49/49,o f
16 dB and an output impedance match,
/50/50,o f
10 dB over
the entire band. The 3-dB