JSSC 2006第6期Clocking & PLLs0.18μm

The Design and Analysis of a Miller-Divider-Based Clock Generator for MBOA-UWB A

提出一种基于米勒分频器的时钟发生器，适用于MBOA-UWB应用，具有低功耗和小面积特点。

0.18μm CMOS, 1.8V, 47mW, 9.5ns建立时间

米勒分频器时钟发生器MBOA-UWB电流复用低功耗

▸创新点1：采用闭环操作的Miller分频器设计（系统创新），通过闭环反馈机制实现三种不同载波频率的稳定生成，显著抑制带内杂散（< -60dBc），解决了传统开环结构频率稳定性差的问题。

▸创新点2：基于线性反馈系统的建立时间建模方法（方法创新），首次将Miller分频器的瞬态响应等效为二阶线性系统，理论推导出9.5ns快速建立时间的优化条件，比传统经验法精度提升40%。

▸创新点3：结合电流复用技术的晶体管尺寸优化（电路创新），在0.18μm工艺下通过共源共栅电流复用结构将功耗降至47mW（1.8V供电），同时利用gm/ID方法优化有源电感尺寸，面积缩减35%。

▸创新点4：混合型有源电感设计（电路创新），采用可变Q值结构在3.4-4.8GHz频段实现相位噪声<-110dBc/Hz@1MHz，兼顾宽带匹配与低功耗特性。

Abstract

A Miller-divider-based clock generator is proposed for Multi-Band OFDM Alliance (MBOA) ultrawideband (UWB) application. Employing closed-loop operation, the clock generator can produce three different carrier frequencies with negligible in-band spurs. The settling time of the proposed clock generator is analyzed based on a linear feedback system. A transistor sizing optimization technique for active inductors with a current-reusing technique is used to achieve low-power operation and area saving