JSSC 2006第7期Data Converters0.18μm

A 15-bit 30-MSs 145-mW Three-Step ADC for Imaging Applications Hendrik van der P

设计用于成像应用的15位30-MS/s三步ADC，具有85dB信噪比和145mW功耗

15-bit, 30-MS/s, 145mW, 1.8V/3.3V

ADC成像应用背景校准CMOS信噪比

▸创新点1：独立背景校准残差放大器偏移（方法创新） - 通过实时后台校准技术动态消除残差放大器的偏移误差，无需中断信号转换过程，显著提升ADC的线性度和信噪比（85 dB SNR）。

▸创新点2：三步步进架构实现高精度（系统创新） - 采用三级流水线式转换结构（粗量化+两级细量化），在30 MS/s采样率下实现15位分辨率，兼顾速度与精度，同时优化功耗（145 mW）。

▸创新点3：单多晶硅0.18μm CMOS工艺集成（工艺创新） - 在低成本单多晶硅0.18μm工艺上实现高性能ADC，芯片面积仅1.4 mm²，支持1.8V/3.3V双电源供电，适用于成像系统的紧凑集成。

▸创新点4：多电源域设计（电路创新） - 通过1.8V和3.3V混合供电策略优化模拟与数字模块的功耗效率，在保证动态范围的同时降低整体功耗。

Abstract

This paper desribes the design and realization of a 15-bit 30-MS/s three-step ADC for imaging applications with a peak-to-peak signal to rms noise ratio /40 /112/112/41of 85 dB. The off- sets of the residue ampliﬁers are independently background cali- brated. The ADC is realized in single-poly, 0.18- m CMOS, mea- sures 1.4 mm/50, and dissipates 145 mW from 1.8-V and 3.3-V sup- plies.