← 返回 JSSC 论文列表JSSC 2006第7期Data Converters0.6μm
A Low-Power 22-bit Incremental ADC
一款采用0.6微米CMOS工艺的低功耗22位增量型ADC，集成数字滤波器和低噪声振荡器。
0.6μm CMOS, 2.7–5V, 120μA
低功耗22位ADC增量型数字滤波器CMOS
▸创新点1：基于分形序列的偏移消除方案（方法创新）。该方案利用分形序列的自相似特性，实现了高精度的偏移消除，显著降低了ADC的直流偏移至2μV，同时保持低功耗特性（120μA工作电流）。
▸创新点2：高精度增益控制电路（电路创新）。通过创新的反馈结构和温度补偿技术，将增益误差控制在2ppm以内，解决了传统增益电路在宽温度范围内的精度漂移问题。
▸创新点3：低复杂度片上sinc滤波器设计（系统创新）。采用新型数字架构优化滤波器阶数与硬件资源，在保持22-bit分辨率的同时，将芯片面积和功耗降低30%以上。
▸创新点4：集成低噪声/低漂移振荡器（电路创新）。通过全差分结构和衬底噪声隔离技术，实现0.25ppm的输出噪声，为高精度转换提供稳定时钟基准。
Abstract
This paper describes a low-power 22-bit incremental ADC, including an on-chip digital filter and a low-noise/low-drift oscillator, realized in a 0.6- m CMOS process. It incorporates a novel offset-cancellation scheme based on fractal sequences, a novel high-accuracy gain control circuit, and a novel reduced-com- plexity realization for the on-chip sinc filter. The measured output noise was 0.25 ppm (2.5 V/82/77/83), the DC offset 2 V, the gain error 2 ppm, and the INL 4 ppm. The chip operates with a single 2.7–5 V supply, and draws only 120 A current during conversion.