JSSC 2006第9期Clocking & PLLs0.18μm

Distributed Differential Oscillators for Global Clock Networks

分布式差分振荡器用于全局时钟网络，通过谐振电感实现低抖动和低功耗

0.18μm CMOS, 抖动和功耗比传统树驱动网格时钟低一个数量级

全局时钟网络分布式振荡器谐振电感时钟抖动低功耗设计

▸创新点1：分布式差分振荡器设计（电路创新）：通过分布式差分振荡器实现全局时钟网络，利用差分信号特性提高时钟信号的抗干扰能力，显著降低抖动和功耗，相比传统树驱动网格结构，抖动和功耗降低一个数量级。

▸创新点2：谐振网络提高抗PVT变化能力（系统创新）：采用片上螺旋电感与时钟电容形成谐振网络，有效抑制工艺、电压和温度变化引起的时序不确定性，提升时钟网络的稳定性和鲁棒性。

▸创新点3：相位平均技术降低时钟偏差（方法创新）：通过分布式振荡器的相位平均技术，确保全局时钟分布的相位一致性，显著降低时钟偏差，提高时钟网络的同步性和可扩展性。

▸创新点4：片上测量电路与仿真模型结合（系统创新）：利用片上测量电路精确表征测试芯片的抖动特性，并结合仿真模型分析谐振网络中的时钟偏差和高阶谐振现象，为设计优化提供数据支持。

Abstract

This paper presents a distributed differential oscil- lator global clock network where the clock capacitance is rendered resonant with a set of on-chip spiral inductors. The clock ampli- tude and clock phase are both uniform across the entire global distribution, making this design scalable and compatible with ex- isting local clocking methodologies. The resonant network, com- bined with phase averaging of the distributed oscillator, provides high immunity to process-, voltage-, and temperature-