← 返回 JSSC 论文列表JSSC 2006第9期RF & Wireless0.18μm
Modeling of Substrate Noise Generation Isolation and Impact for an LC-VCO and a
提出了一种用于估计和理解数字调制解调器产生的衬底噪声及其对LC-VCO性能影响的物理模型。
0.18μm 3.5 GHz CMOS LC-VCO
衬底噪声LC-VCO数字调制解调器保护环噪声耦合
▸创新点1：提出了一种线性化物理模型，用于快速估计和评估数字调制解调器产生的衬底噪声及其对LC-VCO性能的影响，模型推导和评估速度显著提升，同时保持高精度（误差小于3 dB）。
▸创新点2：通过两种测试结构（参考设计和带p+/n-well保护环设计）验证模型有效性，展示了模型在实际混合信号IC中的适用性，为衬底噪声隔离提供了实验依据。
▸创新点3：模型支持系统级衬底噪声耦合分析，提供了对噪声传播机制的高层次抽象理解，弥补了传统电路级仿真在大规模SoC中分析的不足。
▸创新点4：利用模型实现了系统化且可控的隔离策略，例如通过模型优化保护环尺寸，为混合信号IC设计提供了实用的噪声抑制方法。
Abstract
Substrate noise generated by the digital circuits on a
mixed-signal IC can severely disturb the analog and RF circuits
sharing the same substrate. Simulations at the circuit level of the
substrate noise coupling in large systems-on-chip (SoCs) do not
provide the necessary understanding in the problem. Analysis at a
higher level of abstraction gives much more insight in the coupling
mechanisms. This paper presents a physical model to estimate and
understand the substrate noise generation by a dig