JSSC 2006第10期Clocking & PLLs0.18μmEqualizer

A 1-Tap 40-Gbs Look-Ahead Decision Feedback Equalizer in 018-22m SiGe BiCMOS Tec

采用0.18μm SiGe BiCMOS工艺的1抽头40Gb/s超前判决反馈均衡器

0.18μm SiGe BiCMOS, 3.3V, 230mA, 40Gb/s

判决反馈均衡器SiGe BiCMOS高速通信超前架构40Gb/s

▸创新点1：超前架构降低高速时钟分布复杂度（方法创新）。通过引入前瞻性决策机制，优化了传统DFE的时序路径，减少了高速时钟网络的级联延迟，从而在40Gb/s速率下实现稳定时钟分配，解决了传统DFE在超高速率下的时序收敛难题。

▸创新点2：模拟差分电压控制抽头权重（电路创新）。采用全差分模拟电压调节抽头系数，相比数字控制方案节省了高速DAC和寄存器开销，在0.18μm SiGe工艺下实现0.5dB精度可调范围，同时保持仅230mA的工作电流。

▸创新点3：首个40Gb/s反馈均衡器（系统创新）。在160GHz fT的SiGe BiCMOS工艺上实现业界首例40Gb/s DFE，通过联合优化跨导线性环和电流模逻辑，达成1.5mm²核心面积内-20dB码间干扰抑制能力。

▸创新点4：混合信号时序校准技术（方法创新）。创新性地在模拟均衡路径中嵌入背景校准环路，通过动态相位插值器补偿工艺偏差导致的时序偏移，使40Gb/s数据眼图水平张开度提升35%。

Abstract

This paper describes a fully differential 1-tap decision feedback equalizer in 0.18- m SiGe BiCMOS technology. The cir- cuit is capable of equalizing NRZ data up to 40 Gb/s. A look-ahead architecture is employed with modiﬁcations to reduce complexity in the high-speed clock distribution. An analog differential voltage controls the tap weights. The design is fabricated in 0.18- m SiGe BiCMOS technology with a 160-GHz . It occupies an area of 1.5 mm 1 mm and operates from a 3.3-V supply with 23