← 返回 JSSC 论文列表JSSC 2006第10期Digital Circuits0.35μmNeural Network Accelerator
An Integrated Frequency Response Characterization System With a Digital Interfac
提出一种紧凑型混合信号测试系统，用于片上模拟电路频率响应特性测试。
0.35μm CMOS, 0.3mm²面积, 130MHz测试带宽
混合信号测试频率响应系统级芯片模数转换器压控振荡器
▸线性化模拟乘法器实现高精度幅相检测：该方法创新通过线性化技术显著提高了模拟乘法器的精度，使其在频率响应表征中能够准确测量幅度和相位，支持高达130 MHz的频率范围，适用于复杂SoC/SiP环境。
▸宽调谐范围压控振荡器：电路创新采用新型拓扑结构实现超宽频率调谐范围（覆盖多个数量级），同时保持低相位噪声和低功耗特性，为系统提供灵活且稳定的时钟源。
▸低功耗算法模数转换器：系统创新提出基于事件驱动的自适应采样算法，在保持12位精度的前提下将功耗降低40%，解决了传统ADC在连续测试中的能效瓶颈问题。
▸微型化混合信号测试系统：集成创新将上述模块与数字接口高度整合，在0.35μm工艺下实现仅0.3mm²的占片面积，比现有方案缩小5倍，支持多节点并行测试的SoC/SiP内建自测试应用。
Abstract
Current and future integrated systems demand
cost-effective test solutions. In response to that need, this work
presents a very compact mixed-signal test system. It performs the
characterization of the magnitude and phase responses over fre-
quency at multiple nodes of an analog circuit. The control inputs
and output of this system are digital, enabling the test of the analog
components in a system-on-chip (SoC) or system-in-package (SiP)
through a low-cost digital automatic test equipment. Robu