← 返回 JSSC 论文列表JSSC 2006第10期Clocking & PLLs130nm
An Ultra-Low-Power Memory With a Subthreshold Power Supply V oltage
130纳米工艺下实现190mV超低电压工作的512×13位存储器
130nm CMOS, 190mV/28kHz(读), 216mV(写), 310mV/1MHz, 1.197μW总功耗
超低功耗亚阈值工作动态存储器自定时控制变异性补偿
▸创新点1：门控反馈存储单元设计（方法创新） - 通过引入门控反馈机制优化存储单元结构，在190mV超低电源电压下实现稳定读写操作，解决了亚阈值区域晶体管导通/截止电流比下降的问题，将单比特读写电压分别降低至103mV和129mV。
▸创新点2：分层读取和解码电路结构（电路创新） - 采用层级式信号处理架构，在310mV电源电压下支持1MHz时钟频率，动态功耗仅0.831μW，通过分级信号放大克服亚阈值工作状态下驱动能力不足的缺陷。
▸创新点3：自定时控制的伪静态操作技术（系统创新） - 利用自定时电路动态控制保持晶体管，在28kHz/216mV读写条件下实现1.197μW总功耗（漏电功耗0.366μW），有效抑制亚阈值操作引起的性能波动。
▸创新点4：亚阈值电压域综合优化方法（方法创新） - 通过协同优化存储单元、外围电路与电源管理模块，在130nm工艺节点实现512×13bit存储器全功能工作，建立亚阈值电压下扇入/扇出能力的量化分析模型。
Abstract
A 512
13 bit ultra-low-power subthreshold memory
is fabricated on a 130-nm process technology. The fabricated
memory is fully functional for read operation with a 190-mV
power supply at 28 kHz, and 216 mV for write operation. Single
bits are measured to read and write properly with
/68/68as low
as 103 mV and 129 mV , respectively. The memory operates at a
1-MHz clock rate with a 310-mV power supply. This operating
point has 1.197
W power consumption, of which 0.366
Wi s
due to leakage and 0.83