JSSC 2006第10期RF & Wireless0.18μm

Analog AGC Circuitry for a CMOS WLAN Receiver

提出一种用于CMOS WLAN接收机的开环模拟AGC电路，解决OFDM信号高峰均比问题

0.18μm CMOS, 增益误差<1dB, 收敛时间5.6μs

自动增益控制OFDMWLANCMOS直接转换接收机

▸创新点1：开环模拟增益控制算法 - 该方法创新性地采用开环结构替代传统闭环AGC，解决了OFDM信号高PAPR和严格建立时间约束下的增益控制难题，实现了小于1 dB的增益误差和5.6微秒的快速收敛（系统级创新）。

▸创新点2：粗调与微调结合的增益设置步骤 - 通过分阶段增益调节策略（先粗调后开环微调），在保证精度的同时显著缩短建立时间，突破传统闭环AGC的速度限制（方法创新）。

▸创新点3：新型RMS检测器和电流模式计算电路 - 采用独创的电流域信号处理技术，在0.18μm CMOS工艺中实现高线性度VGAs和精确功率检测，支持算法硬件化（电路创新）。

▸创新点4：全集成基带信号处理器 - 将AGC、信道选择滤波和OFDM信号处理功能集成于单芯片，首次在WLAN接收机中实现开环模拟增益控制系统的完整解决方案（系统级创新）。

Abstract

The IEEE 802.11a standard uses orthogonal fre- quency division multiplexing (OFDM) to allow high data rates in multipath WLAN environments. The high peak-to-average power ratio (PAPR) of OFDM signals, along with stringent settling-time constraints, make conventional closed-loop automatic gain control (AGC) schemes impractical for WLAN receivers. In a direct con- version receiver, AGC and channel-select ﬁltering are performed by analog baseband circuitry. A baseband signal processor using a new o