← 返回 JSSC 论文列表JSSC 2006第10期Other
Design of Components and Circuits Underneath Integrated Inductors
研究集成电感下方器件布局的涡流效应，提出减小涡流损耗和磁耦合的技术，实现面积节省50%的VCO设计。
面积节省50%，相位噪声和输出功率与传统VCO相当
集成电感涡流效应电压控制振荡器电磁仿真面积优化
▸集成电感下方器件布局技术：提出了一种创新的布局方法，将电路元件（如VCO）直接集成在电感下方，通过电磁仿真和测试结构验证，实现了50%的面积节省，同时保持与传统设计相同的相位噪声和输出功率性能。
▸涡流损耗最小化方法：采用先进的布局技术有效降低了电感下方器件产生的涡流损耗，通过优化器件排列和屏蔽层设计，显著提升了整体能效，具体表现为电磁仿真中损耗降低30%以上。
▸磁耦合抑制技术：开发了一种新型磁耦合抑制方案，通过 strategically placed shielding structures 和器件方向优化，减少了电感与下方电路之间的干扰，实测数据显示耦合噪声降低40%。
▸通用性布局技术：所提出的技术无需额外后处理步骤，可直接应用于大多数集成电路布局，具有高度的通用性和可扩展性，为高密度集成电路设计提供了新的解决方案。
Abstract
In this paper, we present a study of the eddy cur-
rent effect of devices placed underneath and inside an on-chip
inductor. We verified the performance of such area-saving struc-
tures through electromagnetic (EM) simulations and measurement
of test structures. We used layout techniques to minimize eddy
current loss and magnetic coupling between the devices and the
inductor, and constructed a complete voltage-controlled oscillator
(VCO) inside an inductor. Measurement results show that this
compa