← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2006第10期Data ConvertersInP DHBTDAC

Direct Digital Synthesizer With Sine-Weighted DAC at 32-GHz Clock Frequency in I

采用InP DHBT技术的32GHz时钟频率直接数字频率合成器，通过正弦加权DAC架构实现高效能低功耗。
32GHz时钟频率，125MHz至16GHz输出范围，9.45W功耗
直接数字频率合成器正弦加权DACInP DHBT技术高频操作低功耗
▸创新点1：正弦加权DAC架构消除ROM需求（方法创新）。该设计通过正弦加权DAC直接实现相位到幅度的转换，无需传统DDS中的ROM查找表，简化了电路结构并降低了功耗。
▸创新点2：支持32GHz高频操作（系统创新）。该DDS在InP DHBT技术下实现了高达32GHz的时钟频率，突破了传统DDS的频率限制，适用于高频应用场景。
▸创新点3：低功耗设计（电路创新）。通过优化架构和电路设计，该DDS在32GHz时钟频率下仅消耗9.45W功率，显著降低了高频操作中的能耗。
▸创新点4：宽频率范围输出（系统创新）。该DDS能够在125MHz至16GHz范围内以125MHz步进生成正弦波输出，提供了灵活的频率合成能力。
Abstract
A direct digital synthesizer (DDS) implemented in InP double heterojunction bipolar transistor (DHBT) technology is reported. This DDS uses a sine-weighted digital to analog converter (DAC) architecture that eliminates the need for a ROM. This en- ables operation at high frequencies with lower power consumption compared to traditional approaches. The phase accumulator is 8-bits wide and the sine-weighted DAC uses the five most significant bits (MSBs) for phase to amplitude conversion. The DDS oper