← 返回 JSSC 论文列表JSSC 2006第11期Clocking & PLLs0.13μmVCO
5-GHz Oscillator Array With Reduced Flicker Up-Conversion in 013-22m CMOS
提出多谐振腔振荡器拓扑，减少闪烁噪声上转换，实现5GHz振荡器阵列。
相位噪声优于-120dBc/Hz@1MHz偏移，调谐范围4.7-5.9GHz
5GHz振荡器闪烁噪声多谐振腔相位噪声CMOS
▸创新点1：多谐振腔振荡器拓扑（电路创新） - 提出了一种新型的多谐振腔振荡器结构，通过多个LC谐振腔的耦合设计，显著提高了对工艺和器件失配的容忍度，从而降低了相位噪声的恶化。
▸创新点2：减少闪烁噪声上转换（方法创新） - 通过优化振荡器阵列的耦合机制和偏置条件，有效抑制了晶体管闪烁噪声的上转换效应，使得在1MHz偏移处的相位噪声优于-120dBc/Hz。
▸创新点3：相位噪声优化（系统创新） - 结合多谐振腔设计和噪声抑制技术，实现了在4.7-5.9GHz宽调谐范围内的高性能相位噪声表现，满足802.11a标准要求。
▸创新点4：宽调谐范围设计（电路创新） - 通过创新的调谐电路设计，实现了4.7-5.9GHz的宽频率调谐范围，同时保持了优异的相位噪声性能。
Abstract
Voltage supply scaling in CMOS processes requires
lower inductance and higher capacitance in conventionalLC oscil-
lators. Forcing several LC oscillators to run in phase is a valuable
means of achieving the wanted phase noise with practical values of
inductances and capacitances. However, in-phase oscillator arrays
suffer from the up-conversion of transistors’ flicker noise, in the
presence of oscillator mismatches. A multitank oscillator topology
is proposed, which has superior tolerance to mism