← 返回 JSSC 论文列表JSSC 2006第11期Clocking & PLLs0.13μmVCO
A 10-Gbs CMOS CDR and DEMUX IC With a Quarter-Rate Linear Phase Detector
本文介绍了一种10Gb/s的CMOS CDR和解复用器IC，采用0.13μm工艺，具有低功耗和高性能。
0.13μm CMOS, 1.2V, 100mA, 2.5V, 9.95328Gb/s, BER<10^-12, 0.5UI jitter tolerance, 2.1ps jitter
时钟数据恢复解复用器线性相位检测器低功耗SONET OC-192
▸创新点1：四分之一速率线性相位检测器，采用线性相位检测技术，显著降低了相位误差脉冲宽度，提高了时钟恢复精度，适用于高速数据传输场景。
▸创新点2：新型数据恢复电路，通过优化电路设计，实现了高效的数据恢复，降低了误码率，支持多速率数据传输，提升了系统灵活性。
▸创新点3：四相2.5GHz LC正交压控振荡器，采用LC谐振结构，实现了低功耗和高频率稳定性，为CDR电路提供了精确的时钟信号。
▸创新点4：支持多速率数据传输，通过灵活的电路设计，实现了从9.4 Gb/s到11.3 Gb/s的宽范围数据传输，满足了不同应用场景的需求。
Abstract
This paper presents a 10-Gb/s clock and data re-
covery (CDR) and demultiplexer IC in a 0.13-
m CMOS process.
The CDR uses a new quarter-rate linear phase detector, a new
data recovery circuit, and a four-phase 2.5-GHz LC quadrature
voltage-controlled oscillator for both wide phase error pulses and
low power consumption. The chip consumes 100 mA from a 1.2-V
core supply and 205 mA from a 2.5-V I/O supply including 18
preamplifiers and low voltage differential signal (LVDS) drivers.
When 9.95328-