← 返回 JSSC 论文列表JSSC 2006第11期RF & WirelessLNANeural Network Accelerator
Design of a Sub-mW 960-MHz UWB CMOS LNA
设计了一种用于传感器网络的亚毫瓦级960MHz超宽带CMOS低噪声放大器
13dB功率增益, 3.6dB最小噪声系数, 10dBm IIP3, 0.72mW功耗@1.2V
超宽带低噪声放大器CMOS亚毫瓦传感器网络
▸创新点1：利用nMOS和pMOS晶体管提升跨导，通过同时使用nMOS和pMOS晶体管，显著提高了电路的跨导值，从而在低功耗条件下实现了更高的增益和更好的噪声性能。
▸创新点2：输入信号耦合至晶体管背栅，通过将输入信号耦合到晶体管的背栅，有效提升了输入阻抗匹配和信号传输效率，同时降低了噪声系数，优化了整体电路性能。
▸创新点3：结合共栅和并联反馈拓扑结构，通过将共栅结构与并联反馈技术相结合，实现了高增益、低噪声和高线性度的平衡，显著提升了LNA的整体性能。
▸创新点4：在1.2V电源电压下仅消耗0.72mW功率，通过优化电路设计和采用低功耗技术，实现了超低功耗运行，满足了传感器网络应用对低功耗的需求。
Abstract
This paper presents a sub-mW ultra-wideband
(UWB) fully differential CMOS low-noise amplifier (LNA) oper-
ating below 960 MHz for sensor network applications. By utilizing
both nMOS and pMOS transistors to boost the transconductance,
coupling the input signals to the back-gates of the transistors, and
combining the common-gate and shunt-feedback topologies, the
LNA achieves 13 dB of power gain, a 3.6 dB minimum noise figure,
and
10 dBm of IIP3 with only 0.72 mW of power consumption
from a 1.2 V su