← 返回 JSSC 论文列表JSSC 2006第11期Other0.13μmESD
Self-Substrate-Triggered Technique to Enhance Turn-On Uniformity of Multi-Finger
提出一种自衬底触发技术，提高多指GGnMOS在ESD保护中的导通均匀性。
0.13μm CMOS工艺，薄栅氧化层25/23/65
ESD保护多指GGnMOS导通均匀性自衬底触发CMOS工艺
▸创新点1：自衬底触发设计（电路创新）：通过将中心指nMOS的源极连接到其他指nMOS的衬底端，形成自衬底触发机制，显著提高了多指GGnMOS的导通均匀性，解决了传统设计中中心指优先导通的问题。
▸创新点2：中心指nMOS优先导通触发其他指（方法创新）：利用中心指nMOS在ESD应力下优先导通的特性，通过衬底触发机制快速触发其他指nMOS，实现了多指GGnMOS的同步导通，提升了ESD电流的均匀分布。
▸创新点3：无需额外布局面积（系统创新）：该技术在不增加额外布局面积的情况下，通过优化现有结构实现了ESD保护性能的提升，适用于高密度集成电路设计，具有显著的实用性和经济性。
▸创新点4：ESD鲁棒性显著提升（性能创新）：实验验证表明，采用该技术后，GGnMOS的ESD鲁棒性大幅提高，特别是在0.13微米CMOS工艺中，薄栅氧化层（25/23/65）下的ESD性能得到了显著改善。
Abstract
A novel self-substrate-triggered technique for
on-chip ESD protection design is proposed to solve the non-uni-
form turn-on phenomenon of multi-finger gate-grounded
nMOS (GGnMOS). The center-finger nMOS transistors in
the multi-finger GGnMOS structure are always turned on first
under ESD stress, so its source terminal is connected to the
base (substrate) terminals of the other parasitic lateral n-p-n
bipolar transistors (BJTs in the GGnMOS structure) to form
the self-substrate-triggered design. With