JSSC 2006第12期Data Converters0.18μmDACCharge Pump

A 18-GHz Spur-Cancelled Fractional-N Frequency Synthesizer With LMS-Based DAC Ga

18GHz分数N频率合成器采用LMS算法DAC消除杂散，实现低相位噪声

0.18μm CMOS, 1.8V, 29mW

频率合成器分数NLMS算法DAC增益校准相位噪声

▸创新点1：基于LMS的自适应DAC增益校准（方法创新）。采用最小均方（LMS）符号-符号相关算法实现DAC增益的自适应校准，DAC与电荷泵（CP）增益匹配精度优于1%，显著提升了相位噪声性能。

▸创新点2：杂散消除技术（系统创新）。通过8位增益校准DAC抑制1/6分频比噪声达30dB，使分数N合成器达到整数N合成器的相位噪声水平，解决了分数N PLL的杂散问题。

▸创新点3：宽400kHz环路带宽设计（电路创新）。在低14.3MHz参考时钟下实现宽环路带宽（400kHz），优化了相位噪声与带宽的权衡关系，提升了系统动态性能。

▸创新点4：低功耗优化（电路创新）。在0.18μm CMOS工艺下，整体功耗仅29mW（1.8V电源），其中杂散消除与相关功能模块额外功耗占比30%，实现高性能与低功耗的平衡。

Abstract

A 1.8-GHz wideband /1/6 fractional-N frequency synthesizer achieves the phase noise performance of an in- teger-N synthesizer using a spur-cancellation digital-to-analog converter (DAC). The DAC gain is adaptively calibrated with a least-mean-square (LMS) sign-sign correlation algorithm for better than 1% DAC and charge pump (CP) gain matching. The proposed synthesizer phase-locked loop (PLL) is demonstrated with a wide 400-kHz loop bandwidth while using a low 14.3-MHz reference clock, and offer