← 返回 JSSC 论文列表JSSC 2006第12期RF & Wireless90nmTransceiver
An 800-MHz6-GHz Software-Defined Wireless Receiver in 90-nm CMOS
一款基于90nm CMOS工艺的800MHz-6GHz软件定义无线接收机，具有低功耗ADC和可编程滤波器。
90nm CMOS, 800MHz-6GHz, 18–20 dB增益, 3–3.5 dB噪声系数
软件定义无线电宽频带接收机CMOS低功耗ADC可编程滤波器
▸创新点1：宽频带RF前端设计（系统创新）。该设计覆盖800 MHz至6 GHz频段，集成低噪声放大器（LNA）和宽调谐范围合成器，LNA最大增益18-20 dB，噪声系数3-3.5 dB，显著提升了接收器的宽带性能。
▸创新点2：可编程窗口积分采样器（电路创新）。通过利用窗口积分采样器的可编程性，实现了低功耗ADC的设计，增强了接收器的灵活性和适应性，支持多种通信标准。
▸创新点3：高线性度混频器（电路创新）。采用无源混频器核心设计，实现了低1/f噪声和高线性度，IIP2达到约4370 dBm，显著提高了接收器的信号处理能力。
▸创新点4：时钟可编程离散时间模拟滤波器（电路创新）。通过时钟可编程设计，实现了滤波器的灵活配置，支持不同频段的信号处理，进一步增强了接收器的多功能性。
Abstract
A software-defined radio receiver is designed from
a low-power ADC perspective, exploiting programmability of
windowed integration sampler and clock-programmable dis-
crete-time analog filters. To cover the major frequency bands
in use today, a wideband RF front-end, including the low-noise
amplifier (LNA) and a wide tuning-range synthesizer, spanning
over 800 MHz to 6 GHz is designed. The wideband LNA provides
18–20 dB of maximum gain and 3–3.5 dB of noise figure over
800 MHz to 6 GHz. A low 1/f no