← 返回 JSSC 论文列表JSSC 2011第1期Data Converters0.13μmDelta-Sigma ADCCMOS Image Sensor
A 21 M Pixels 120 Frames CMOS Image Sensor With Column-Parallel 16ADC Architectu
本文介绍了一种2.1百万像素、120帧/秒的CMOS图像传感器，采用列并行ΔΣ ADC架构，具有低噪声和高能效。
2.1 M像素, 120帧/秒, 73 dB动态范围, 180 mW功耗
CMOS图像传感器列并行ADCΔΣ调制器高帧率低噪声
▸创新点1：列并行ΔΣ ADC架构（系统创新） - 采用列并行ΔΣ ADC架构，显著提高了图像传感器的读取速度，支持2.1 M像素下120帧/秒的高帧率输出，同时降低了系统功耗。
▸创新点2：二阶ΔΣ ADC设计（电路创新） - 使用二阶ΔΣ ADC，不仅提升了转换速度，还显著降低了随机噪声（RN）水平至2.4 e-，动态范围达到73 dB，优化了图像质量。
▸创新点3：紧凑解调滤波器设计（电路创新） - 采用基于逆变器的ΔΣ调制器和紧凑解调滤波器，在2.25微米像素间距内实现高效集成，提升了能量效率至1.7 nJ/像素。
▸创新点4：低功耗高性能（系统创新） - 整体功耗仅为180 mW，在0.13微米CMOS工艺下实现了高帧率、低噪声和宽动态范围的平衡，适用于高性能图像传感器应用。
Abstract
heon, Seunghyun Lim, Minho Kwon, Kwisung Y oo, Wunki Jung,
Dong-Hun Lee, Seogheon Ham, and Gunhee Han , Member , IEEE
Abstract—This paper presents a 2.1 M pixel, 120 frame/s CMOS
image sensor with column-parallel delta-sigma /40/1/6/41ADC archi-
tecture. The use of a second-order /1/6 ADC improves the con-
version speed while reducing the random noise (RN) level as well.
The
/1/6 ADC employing an inverter-based /1/6 modulator and
a compact decimation filter is accommodated within a fine pixel
pitc