← 返回 JSSC 论文列表JSSC 2011第1期Memory90nm
A 4 Mb L V MOS-Selected Embedded Phase Change Memory in 90 nm Standard CMOS Tech
90nm CMOS工艺下开发4Mb嵌入式相变存储器，采用低电压nMOS选择器，实现快速读取和高效写入。
90nm CMOS, 1.2V, 12ns读取时间, 1MB/s写入吞吐量
嵌入式相变存储器非易失性存储器低电压nMOS双电压解码器并行写入
▸创新点1：采用标准LV nMOS作为选择器（方法创新），通过优化器件结构实现0.29μm²的单元尺寸，显著提升存储密度并兼容90nm CMOS工艺，同时降低制造成本（附加3层掩模即可集成相变材料）。
▸创新点2：提出双电压行解码器与双路径列解码器（电路创新），支持全低压读取操作（1.2V），在保证12ns快速读取的同时降低动态功耗，解决了传统PCM高电压读取的能效瓶颈问题。
▸创新点3：设计20位并行写入架构（系统创新），通过数字控制器实现1MB/s的高吞吐量写入；另提供低并行度写入模式以适配节能场景，体现算法灵活性。
▸创新点4：展示优异的读写窗口可靠性（性能创新），相变存储器的置位/复位电流分布稳定，验证了在嵌入式场景下的长期耐用性，为替代Flash提供实验依据。
Abstract
ini , Student Member , IEEE, Alessandro Pirola, Lionel Marmonier,
Marco Pasotti, Massimo Borghi, Paolo Mattavelli, Paola Zuliani, Luca Scotti, Gianfranco Mastracchio,
Ferdinando Bedeschi, Roberto Gastaldi , Member , IEEE, and Roberto Bez
Abstract—A 4 Mb embedded phase change memory macro has
been developed in a 90 nm 6-ML CMOS technology. The storage
element has been integrated using 3 additional masks with respect
to process baseline. The cell selector is implemented by a standard
LV nMOS devic