← 返回 JSSC 论文列表JSSC 2011第2期Other0.18μm
A Synthesis-Based Bandwidth Enhancement Technique for CMOS Amplifiers Theory and
提出一种基于合成的CMOS放大器带宽增强技术，实现4.84的带宽增强比。
18.5 dB增益，28 GHz带宽，52 mW功耗，1.8 V电源
带宽增强CMOS放大器无源网络峰值宽带放大器
▸创新点1：提出了一种基于综合的带宽增强技术，通过优化无源网络设计，实现了带宽增强比（BWER）达到4.84，接近理论上限4.93，显著提升了CMOS放大器的带宽性能。
▸创新点2：该方法采用逐步设计流程，能够适应任意负载条件，特别是负载电容与跨导单元输出电容的比值变化，增强了技术的通用性和适用性。
▸创新点3：通过使用低阶无源网络，减少了芯片面积和电路复杂度，同时保持了高性能，验证了在0.18微米CMOS工艺下的可行性，实现了18.5 dB增益和28 GHz带宽。
▸创新点4：详细分析了该技术的时域行为，验证了其在频率和时域中的表现，为高速通信系统中的多Gbps集成电路设计提供了新的解决方案。
Abstract
, Student Member , IEEE, and Payam Heydari , Senior Member , IEEE
Abstract—A synthesis-based bandwidth enhancement technique
for CMOS amplifiers/buffers is presented. It achieves bandwidth-
enhancement ratio (BWER) of 4.84, close to a proven theoretical
upper limit of 4.93 for passive network with balanced capacitive
loads. By employing a step-by-step design methodology, the pro-
posed technique can be applied to any load condition, which is
characterized by the ratio between the load capacitanc