JSSC 2011第2期Memory全硅化CMOS工艺

Electrostatic Discharge Protection Design for High-V oltage Programming Pin in F

针对高压编程引脚的静电放电保护设计，提出了一种新型ESD保护方案，解决了高压编程引脚在快速上升时间下的误触发问题。

5 kV人体模型ESD保护等级

静电放电保护高压编程引脚集成电路误触发问题N-well ballast布局

▸新型ESD保护设计：提出了一种针对高压编程引脚的ESD保护电路设计，解决了传统ESD二极管无法应用于高压编程引脚的问题，通过优化电路结构和布局，实现了5 kV的人体模型ESD防护等级。

▸N-well ballast布局：采用N-well ballast布局技术，有效提高了ESD保护的鲁棒性，同时减少了因高压编程引脚电压快速上升而导致的误触发问题，提升了电路的稳定性和可靠性。

▸高压编程引脚的误触发问题解决：通过优化ESD保护电路的设计和布局，解决了高压编程引脚在电压快速上升时可能出现的误触发问题，确保了电路的正常工作和高电压编程的准确性。

▸性能指标验证：在完全硅化的CMOS工艺中验证了所提出的ESD保护设计，成功实现了5 kV的人体模型ESD防护等级，证明了该设计在高电压应用中的有效性和可靠性。

Abstract

For integrated circuits (ICs) with voltage program- ming pin ( /86/80/80pin), a voltage higher than the normal power supply voltage of internal circuits is applied on the /86/80/80pin to program the read-only memory (ROM). Because of the high programming voltage, the ESD diode placed from I/O pad to /86/68/68cannot be applied to such /86/80/80pin. In this work, a new ESD protection design is proposed to improve ESD robustness of /86/80/80 pin with the consideration of the mistriggering issue whe