← 返回 JSSC 论文列表JSSC 2011第2期Other0.35μm
Impedance Adapting Compensation for Low-Power Multistage Amplifiers
提出了一种高效阻抗适应补偿（IAC）拓扑，用于低功耗多级放大器。
0.35μm CMOS, 1.5V, 4.4MHz GBW, 30μW
多级放大器放大器补偿低功耗低电压
▸创新点1：阻抗适应补偿（IAC）拓扑（方法创新）。该技术通过结合传统Miller电容与串联RC阻抗，动态调整中间级负载阻抗，显著提升多级放大器的稳定性，同时优化增益带宽积（GBW达4.4 MHz）与功耗效率（30 μW@1.5V）。
▸创新点2：串联RC阻抗作为中间级负载（电路创新）。通过引入串联RC网络替代传统纯容性负载，有效分离非主极点与零点位置，降低相位裕度损耗，实验证明在150 pF负载下实现无振荡稳定工作。
▸创新点3：低功耗多级放大器架构（系统创新）。在0.35μm CMOS工艺中实现三级IAC放大器，通过阻抗适配机制减少补偿电容值，相比NMC/MNMC等方案节省20%以上静态功耗，同时保持高增益（>100dB）。
▸创新点4：混合反馈路径设计（电路创新）。保留内部Miller负反馈环路以确保基础稳定性，新增RC阻抗适配路径独立优化高频响应，二者协同实现宽带宽（4.4MHz GBW）与低功耗的兼得。
Abstract
igang Hou, Jinhui Wang, and Wuchen Wu
Abstract—A power-efficient frequency compensation topology,
Impedance Adapting Compensation (IAC), is presented in this
paper. This IAC topology has, on one hand, a normal Miller
capacitor, which is still needed to provide an internal negative
feedback loop, and on the other hand, a serial RC impedance as a
load to the intermediate stage, improving performance parameters
such as stability, gain-bandwidth product and power dissipation.
A three-stage IAC amplifi