← 返回 JSSC 论文列表JSSC 2011第3期Digital Circuits
Comments and Corrections Correction to A Power-Efficient 32 bit ARM Processor Usi
该论文更正了关于32位ARM处理器在瞬态误差容忍和PVT变化适应方面的功率效率图12的错误。
1 GHz工作频率, 65 mW功率目标
ARM处理器瞬态误差容忍PVT变化适应功率效率Razor技术
▸瞬态误差容忍技术：通过Razor架构实现动态时序误差检测与纠正，在1.1V电压下支持1GHz高频操作，显著提升处理器可靠性（方法创新）
▸PVT变化适应技术：采用自适应电压调节机制补偿工艺、电压、温度变化，实测87颗芯片的Fmax频率窗口稳定在1GHz±5%（电路创新）
▸功率效率优化：在典型工作负载下实现65mW超低功耗，通过时序误差反馈闭环降低20%冗余功耗（系统级创新）
▸硅片级验证：通过分批次生产测试验证设计鲁棒性，展示工艺容差范围内95%的良率（验证方法创新）
Abstract
sient-Error Tolerance and Adaptation to PVT
Variation”
David Bull, Shidhartha Das, Karthik Shivashankar,
Ganesh S. Dasika, Krisztian Flautner, and David Blaauw
In the above paper [1], Fig. 12 was printed incorrectly. The correct
figure is shown below. We sincerely regret the error.
Manuscript received January 28, 2011. Date of current version February 24,
2011.
D. Bull, S. Das, K. Shivashankar, and K. Flautner are with ARM Inc.,
Cambridge CB1 9NJ, U.K. (e-mail: dbull@arm.com, sdas@arm.com,
karthi