JSSC 2011第5期MemorySRAM

Tunable Replica Bits for Dynamic V ariation Tolerance in 8T SRAM Arrays Arijit R

提出可调谐复制位技术以减少8T SRAM阵列的动态变化容忍度保护带

16 KB 8T阵列，操作最小电压降低9%，阵列功耗降低7.5%

8T SRAM动态变化容忍度可调谐复制位电压保护带功耗优化

▸创新点1：使用可调谐复制位(TRBs)技术，通过动态调整复制位的参数来实时响应电压和温度变化，减少静态保护带的使用，从而提高SRAM阵列的能效比和稳定性。这一方法创新通过硬件实现动态调节，显著提升了系统对动态事件的适应能力。

▸创新点2：减少操作最小电压保护带，通过TRBs技术动态优化电压裕度，实验数据显示操作最小电压保护带减少了9%，从而降低了SRAM阵列的功耗并提高了性能。这一电路创新通过精确控制电压裕度，有效平衡了功耗和可靠性。

▸创新点3：降低阵列功耗，TRBs技术的应用使得阵列功耗减少了7.5%，这一性能提升直接源于动态电压裕度优化和静态保护带的减少。这一系统创新通过硬件和算法的协同设计，实现了显著的能效改进。

▸创新点4：通过实验验证TRBs技术的可行性，在16 KB 8T SRAM阵列上进行了实测，证明了该技术在真实场景中的有效性，为后续大规模应用提供了可靠的数据支持。这一实验创新展示了技术在实际芯片中的表现，验证了其工程实用性。

Abstract

Infrequent dynamic events like /86/67/67droops and tem- perature changes result in the use of a static /86/67/67guardband in 8T SRAM arrays. This paper proposes the use of tunable replica bits (TRBs) as a potential solution to mitigating a part of the /86/67/67 guardband. Measured data on a 16 KB 8T array featuring tun- able replica bits illustrate 9% reduction of the operating minimum /86/67/67/40/86/77/73/78/41and correspondingly a 7.5% reduction in array power.