← 返回 JSSC 论文列表JSSC 2011第6期RF & Wireless0.5μm
A 100 pJbit 328 CMOS Analog Low-Density Parity-Check Decoder Based on Margin Pro
基于边际传播的模拟低密度奇偶校验解码器，实现能效与误码率的权衡优化
0.5μm CMOS, 100 pJbit, SNR > 3.5 dB
低密度奇偶校验码模拟解码器边际传播能效优化误码率
▸创新点1：基于边际传播（MP）的LDPC解码器设计，通过算法框架实现BER性能与能效的灵活权衡，支持通过调整系统超参数优化解码性能，在SNR大于3.5 dB时表现优于传统最小和解码器。
▸创新点2：采用电流模式模拟电路实现LDPC解码器，仅需加法、减法和阈值操作，简化了电路结构并降低功耗，实测功耗低至100 pJ/bit，适用于资源受限的无线传感器网络等应用场景。
▸创新点3：提出无需晶体管偏置的设计方案，通过纯模拟信号处理实现解码功能，提高了电路的稳定性和工艺容差，特别适合在0.5 μm CMOS工艺下实现高可靠性的模拟解码器。
▸创新点4：通过实验验证了MP解码器在相同配置下可比传统最小和解码器提供高达3 dB的BER性能提升，展示了其在低功耗和高性能解码应用中的潜力。
Abstract
One of the key factors underlying the popularity of
low-density parity-check (LDPC) code is its iterative decoding
algorithm which is amenable to ef ficient analog and digital im-
plementation. However, different applications of LDPC codes
(e.g. wireless sensor networks) impose different sets of constraints
which include speed, bit error rates (BER) and energy ef ficiency.
Our previous work reported an algorithmic framework for de-
signing margin propagation (MP) based LDPC decoders where the
BER