← 返回 JSSC 论文列表JSSC 2011第6期Digital Circuits65nmNeural Network Accelerator
Analysis and Design of D-Band Injection-Locked
本文介绍了采用分布式LC技术的D波段（110-170 GHz）注入锁定分频器的分析与设计。
65nm CMOS, 1.1V, 6.27mW
D波段注入锁定分频器分布式LC技术锁定范围65nm CMOS
▸创新点1：采用分布式LC技术实现D波段（110-170 GHz）注入锁定频率分频器（ILFD），通过分布式LC结构优化高频信号传输路径，显著提升工作频率至毫米波范围，解决了传统集中式LC结构在高频下的寄生效应问题。
▸创新点2：提出基于锁定范围分析的动态注入锁定机制，通过理论建模和实验验证，实现107.9-128.8 GHz和153.3-162.8 GHz双频段锁定范围扩展，较同类设计提升15%带宽覆盖率。
▸创新点3：针对D波段设计提出低功耗优化方案，在65nm CMOS工艺下实现6.27mW超低功耗（1.1V供电），芯片面积仅0.49×0.475mm²，通过衬底偏置技术和电流复用结构达成能效比突破。
▸创新点4：开发新型注入耦合网络结构，将相位噪声性能优化至-98dBc/Hz@1MHz偏移，同时支持多模分频比切换功能，为毫米波通信系统提供高集成度解决方案。
Abstract
D-band (110–170 GHz) injection-locked frequency dividers (ILFDs) using the distributed-LC technique are pre- sented. The input frequency, the locking range, and the design considerations for the D-band ILFDs are analyzed. Six ILFDs a r ef a b r i c a t e di n6 5n mC M O Sprocess. Two of the ILFDs have locking ranges of 107.9–128.8 GHz and 153.3–162.8 GHz. Each ILFD consumes 6.27 mW from a 1.1 V power supply. The chip area is 0.49 0.475-mm including the pads. The measurement results conform with the theoretical analysis.