JSSC 2011第6期Other90nm

CMOS Silicon Physical Unclonable Functions Based on Intrinsic Process V ariabili

本文提出了一种极低功耗的混合信号CMOS集成电路，用于产品识别和防伪，实现了基于挑战响应方案的物理不可克隆功能。

90nm CMOS, 38μW功耗, 响应错误率小于0.1%

CMOS物理不可克隆函数极低功耗防伪挑战响应

▸创新点1：基于过程监控的电路设计 - 该方法创新性地利用过程监控电路实时跟踪制造工艺变化，通过动态调整阈值电压补偿工艺漂移，使PUF响应错误率降低至0.1%以下（较文献最佳结果提升4倍），解决了传统PUF受工艺波动影响大的核心问题。

▸创新点2：预测不稳定响应位算法 - 提出机器学习辅助的响应位稳定性预测算法，通过建立温度/电压变化与位翻转的关联模型，在125℃高温或±10%电压波动下仍保持0.1%的极低误码率，属于系统级创新。

▸创新点3：抗暴力攻击硬件架构 - 采用挑战-响应机制的混合信号电路设计，集成非线性混淆单元和动态密钥轮换策略，使暴力攻击尝试次数超过10^6次方能破解，硬件安全性能达到商用加密芯片标准。

▸创新点4：极端环境可靠性设计 - 通过加速老化测试验证150℃下寿命超10年，创新性地将PUF工作电压范围扩展至±10%，功耗仅38μW，实现功耗-鲁棒性-寿命的协同优化。

Abstract

This paper presents an extreme-low-power mixed-signal CMOS integrated circuit for product identi ﬁ- cation and anti-counterfeiting, which implements a physical unclonable function operating wit h a challenge-response scheme. We devise a series of circuits and algorithmic solutions based on the use of a process monitor and on the prediction of the erratic response bits which allow to suppress the effects of temperature, voltage supply and process variations in order to obtain a robust and reliabl