← 返回 JSSC 论文列表JSSC 2011第7期RF & Wireless90nmNeural Network Accelerator
ASIC Implementation of Soft-Input Soft-Output MIMO Detection Using MMSE Parallel
首次实现基于MMSE并行干扰消除的SISO MIMO检测ASIC，支持600 Mb/s峰值数据率。
90 nm CMOS, 600 Mb/s峰值数据率
MIMOSISO检测MMSEASIC并行干扰消除
▸创新点1：提出了一种基于MMSE的低复杂度并行干扰消除算法，显著降低了计算复杂度，同时保持了较高的检测性能，适用于实时MIMO系统。该算法通过优化矩阵运算和并行处理，实现了超过600 Mb/s的数据处理速率。
▸创新点2：设计了一种高效的VLSI架构，专门优化了MMSE检测器的硬件实现，包括并行计算单元和内存访问策略，从而在90 nm CMOS工艺下实现了高性能和低功耗的平衡。
▸创新点3：成功实现了四流1.5 mm²的ASIC检测芯片，集成了所有必要的预处理电路，支持IEEE 802.11n的高数据速率要求，并在实际系统场景中展示了优于现有技术的性能。
▸创新点4：通过硬件验证和性能对比，证明了该ASIC原型在复杂MIMO信道条件下的鲁棒性和高效性，为未来无线通信系统的MIMO检测提供了可行的硬件解决方案。
Abstract
Multiple-input multiple- output (MIMO) technology
is the key to meet the demands for data rate and link reliability
of modern wireless communication systems, such as IEEE 802.11n
or 3GPP-LTE. The full potential of MIMO systems can, however,
only be achieved by means iterative MIMO decoding relying on
soft-input soft-output (SISO) dat a detection. In this paper, we de-
scribe the first ASIC implementation of a SISO detector for iter-
ative MIMO decoding. To this end, we propose a low-complexity
mi