← 返回 JSSC 论文列表JSSC 2011第7期Other32nm
A Flip-Chip-Packaged 253 dBm Class-D Outphasing Power Ampli fier in 32 nm CMOS fo
32nm CMOS工艺下实现的2.4 GHz逆变器型D类功率放大器，具有高效率和良好线性度。
峰值功率25.3 dBm，系统效率35%，OFDM平均功率19.6 dBm，效率21.8%
功率放大器D类逆变器32nm CMOS线性度
▸创新点1：采用逆变器型D类PA拓扑结构，显著降低输出阻抗并提升线性度。该设计通过分析MOS开关的非理想特性（如导通电阻和上升/下降时间）对线性度和效率的影响，优化了系统性能（方法创新）。
▸创新点2：通过变压器配置实现功率回退时的损耗降低，提升了系统整体效率。实验数据显示，该设计在WiFi信号传输时实现了21.8%的平均效率（电路创新）。
▸创新点3：无需线性化处理即可实现良好的线性性能（ACPR和EVM），展示了逆变器型D类放大器在异相配置中的适用性。这一创新简化了系统设计并降低了成本（系统创新）。
▸创新点4：采用Flip-Chip BGA封装技术，提升了PA的集成度和热管理能力，适用于高频应用（封装创新）。
Abstract
A 2.4 GHz outphasing power ampli fier (PA) is imple-
mented in a 32 nm CMOS process. An inverter-based class-D PA
topology is utilized to obtain low output impedance and good li n-
earity in the outphasing system. MOS switch non-idealities, such
as finite on-resistance and finite rise and fall times are analyzed for
their impact on outphasing linearity and ef ficiency. Outpha sing
combining is performed via a transformer con figured to achieve
reduced loss at power backoff. The fabricated class-D out