← 返回 JSSC 论文列表JSSC 2011第8期RF & Wireless65nm
An Efficient Mixed-Signal 24-GHz Polar Power Amplifier in 65-nm CMOS Technology De
65nm CMOS工艺下高效2.4GHz极性功率放大器，集成LO分配网络和数字驱动，峰值效率44%。
65nm CMOS, 1V, 21.8dBm峰值输出功率, 44%效率
极性功率放大器CMOS数字调制802.11g静态预失真
▸创新点1：集成LO分配网络和数字驱动，通过全集成设计减少外部组件需求，提升系统可靠性和紧凑性，支持1-V低电压供电，实现21.8-dBm峰值输出功率。
▸创新点2：低功耗数字滤波技术应用于幅度路径，有效消除频谱镜像，提升信号纯净度，满足多系统共存需求，同时优化能效至18%平均效率。
▸创新点3：采用静态预失真技术，显著改善线性度，确保802.11g 54-Mb/s WLAN的EVM和频谱掩模要求，兼顾44%的高效率与通信标准合规性。
▸创新点4：基于65-nm CMOS工艺的逆Class-D开关功放设计，结合混合信号调制架构，在2.4GHz频段实现高能效（44%）与高集成度的平衡，突破传统PA的功耗限制。
Abstract
A 65-nm digitally modulated polar transmitter in-
corporates a fully integrated, ef ficient 2.4-GHz switching Inverse
Class-D power ampli fier. Low-power digital filtering on the am-
plitude path helps remove spectr al images for coexistence. The
transmitter integrates the complete LO distribution network and
digital drivers. Operating from a 1-V supply, the PA has 21.8-dBm
peak output power with 44% ef ficiency. Simple static predistor-
tion helps the transmitter mee t EVM and mask requirements of