← 返回 JSSC 论文列表JSSC 2011第9期Memory65nm
Array Architecture for a Nonvolatile 3-Dimensional Cross-Point Resistance-Change
研究三维交叉点阵列结构，用于电阻变化非易失性存储器，提升比特密度并减少漏电流。
104 ns随机访问时间，61.2 mW功耗
三维交叉点阵列电阻变化存储器非易失性存储器比特密度漏电流
▸创新点1：电阻变化单元兼具访问和存储功能（方法创新）。该设计通过将电阻变化单元同时用作访问和存储元件，消除了对独立选择设备的需求，简化了电路结构，提高了集成度。
▸创新点2：新颖架构和电路技术减少漏电流（电路创新）。通过引入创新的电路设计，有效减少了漏电流的影响，提升了存储器的可靠性和能效比，具体表现为功耗仅为61.2 mW。
▸创新点3：高比特密度设计（系统创新）。该架构通过三维交叉点阵列结构实现了高比特密度，使得8 Gb存储芯片在65 nm工艺下具有优异的面积效率，与NAND闪存竞争。
▸创新点4：快速随机访问时间（性能创新）。该设计实现了104 ns的随机访问时间，与NOR闪存相当，显著提升了存储器的读取速度，适用于高性能应用场景。
Abstract
This work explores the design and capabilities of a
three-dimensional cross-point array structure suitable for use with
resistance-change non-volatile memory. The resistance-change cell
serves as both the access element and the memory element, elimi-
nating the need for individual selection devices. This work presents
novel architecture and circuit techniques that minimize leakage
current effects while maintaining a high effective bit density. A test
chip fabricated in 0.18
mC M O St e c h n o l