← 返回 JSSC 论文列表JSSC 2011第9期Power Management32nm SOI
Design Techniques for Fully Integrated Switched-Capacitor DC-DC Converters
本文提出全集成开关电容DC-DC转换器的设计技术，旨在提高效率和功率密度。
32相交错转换器，0.5V–1.2V输出，79.76%效率，0.86 W/mm功率密度
开关电容DC-DC转换器效率功率密度拓扑结构
▸创新点1：简化栅极驱动器设计（方法创新）。通过优化驱动电路结构，减少晶体管数量和寄生电容，显著降低开关损耗，提升转换效率至79.76%，同时支持高频操作。
▸创新点2：支持多种拓扑结构（系统创新）。提出可配置的开关电容网络架构，动态切换拓扑以适应0.5V-1.2V输出范围，增强系统灵活性，并保持高功率密度（0.86W/mm²）。
▸创新点3：32相交错转换器（电路创新）。采用多相并联技术降低输出纹波，通过时间交织优化电荷分配效率，在32nm SOI工艺中实现0.374mm²的小面积集成。
▸创新点4：高功率密度与高效率协同优化（系统创新）。结合拓扑重构和栅极驱动简化，在2V输入下实现效率与密度的平衡，为全集成DC-DC转换器提供新设计范式。
Abstract
This paper describes design techniques to maximize
the efficiency and power density of fullyintegrated switched-capac-
itor (SC) DC-DC converters. Circu it design methods are proposed
to enable simpli fied gate drivers while supporting multiple topolo-
gies (and hence output volt ages). These methods are veri fied by a
proof-of-concept converter prototype implemented in 0.374 mm
of a 32 nm SOI process. The 32-ph ase interleaved converter can
be con figured into three topologies to support output vol