JSSC 2011第10期RF & Wireless90nmSRAM

A 44 pJAccess 80 MHz 128 kbit V ariability Resilient SRAM With Multi-Sized Sense

开发了一种超低能耗的128 kbit 6T SRAM，适用于无线传感器应用。

90nm LP CMOS, 4.4 pJ/access, 80 MHz

超低能耗SRAM无线传感器分层位线冗余校准

▸创新点1：本地读/写辅助电路（电路创新）。该电路通过优化局部读/写操作，显著降低了SRAM单元的功耗，同时提高了读写稳定性，特别适用于90 nm LP CMOS工艺下的无线传感器应用。

▸创新点2：能量高效的分层位线结构（系统创新）。采用低摆幅全局位线和VDD/2预充电的短局部位线结构，有效减少了位线功耗，同时保持了高速访问性能，实现了4.4 pJ/access的超低能耗。

▸创新点3：多尺寸SA冗余校准技术（方法创新）。通过引入多尺寸感测放大器冗余校准技术，增强了SRAM的变异性容错能力，并显著降低了能耗，相比现有校准技术实现了最大能量优化。

▸创新点4：全局读感测放大器优化（电路创新）。结合多尺寸SA冗余校准技术，进一步优化了全局读感测放大器的性能，提高了读取速度和准确性，同时降低了功耗。

Abstract

An ultra low energy, 128 kbit 6T SRAM in 90 nm LP CMOS with energy consumption of 4.4 pJ/access, operating at 80 MHz for the wireless sensor applications is developed. The variability resilient and low powe r techniques developed include innovation in the local architecture with the use of local read/write assist circuitry. The energy-ef ﬁcient hierarchical bit-lines struc- ture includes low swing global bit-lines and VDD/2 pre-charged short local bit-lines. The innovat ive Multi-Sized SA redund