← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2011第11期Memory40nmSRAM

A 250 mV 8 kb 40 nm Ultra-Low Power 9T Supply Feedback SRAM SF-SRAM Adam Teman S

提出一种新型9T SRAM单元，通过电源反馈技术实现250mV超低电压工作
8kb容量，40nm工艺，工作电压250mV-1.1V
超低功耗SRAM低压操作电源反馈9T存储单元
▸创新点1：采用电源反馈技术降低写入电流（方法创新）。通过引入电源反馈机制，在写入周期内动态削弱上拉电流，从而显著降低写入操作所需的电压，支持低至250 mV的超低压写入操作。
▸创新点2：无需额外外围电路支持低压写入（电路创新）。与传统方案不同，该设计通过优化9T位单元内部结构实现低压写入功能，避免了复杂外围电路的引入，简化了系统设计并降低了成本。
▸创新点3：具备低泄漏状态降低60%功耗（电路创新）。通过优化位单元设计，在空闲状态下显著降低泄漏电流，与相同供电条件下的8T位单元相比，功耗降低高达60%，大幅提升了能效。
▸创新点4：支持250 mV至1.1 V宽电压范围工作（系统创新）。该设计在全局和局部工艺变化下均能稳定工作，适应从超低压到标准电压的宽范围供电，增强了SRAM的适用性和可靠性。
Abstract
Low voltage operation of digital circuits continues to be an attractive option for aggressive power reduction. As stan- dard SRAM bitcells are limited to operation in the strong-inversion regimes due to process variations and local mismatch, the develop- ment of specially designed SRAMs for low voltage operation has become popular in recent years. In this paper, we present a novel 9T bitcell, implementing a Supply Feedback concept to internally weaken the pull-up current during write cycles and